| 傳先進封裝技術(shù)出新，臺積電為何封裝、制造“ |
| 來源: | 發(fā)布時間:1632112745 | 瀏覽次數(shù)：
|
近期，據(jù)業(yè)內(nèi)人士透露，臺積電已針對數(shù)據(jù)中心市場推出了其新型先進封裝技術(shù)——COUPE（compactuniversalphotonicengine，緊湊型通用光子引擎）異構(gòu)集成技術(shù)。近年來，在先進制程方面遙遙領(lǐng)先的臺積電，在封裝領(lǐng)域的布局也毫不遜色，臺積電究竟打著怎樣的“算盤”？
利用COUPE技術(shù)以應(yīng)對網(wǎng)絡(luò)流量的爆炸式增長
據(jù)了解，此次臺積電將推出的COUPE技術(shù)是一種光電共封裝技術(shù)（CPO），是將光學(xué)引擎和多種計算和控制ASIC集成在同一封裝載板或中間器件上，能夠使組件之間的距離更近，提高帶寬和功率效率，并減少電耦合損耗。
在今年的HotChips國際大會上，臺積電PathfindingforSystemIntegration副總經(jīng)理余振華也提到，由于網(wǎng)絡(luò)流量的爆炸性增長，數(shù)據(jù)中心開始向硅光子領(lǐng)域發(fā)展，以降低功耗、提高傳輸速度。為了滿足能耗比、單位成本等要求，緊湊型通用光子引擎（CompactUniversalPhotonicEngine）誕生。硅光子技術(shù)的進步也驅(qū)動了硅光子封裝技術(shù)的發(fā)展，從PluggableOptics到On-Board再到Co-PackagedOptics，驅(qū)動部件變得更加靠近，帶寬、功率效率等都在提升。
利用3DFabric集成創(chuàng)新的SiPH組件，即COUPE技術(shù)，可以最大限度地減少電耦合損耗，并進一步增強系統(tǒng)性能。據(jù)了解，COUPE的電接口性能較為出色，其寄生電容比uBump低85%，PDN阻抗低51%。在功耗和速率方面，COUPE在相同速率下，功耗比ubump低30%；在相同功率下，COUPE的速度為ubunp的170%。若此項技術(shù)成功推出，將大大降低數(shù)據(jù)中心芯片的功耗并提高傳輸速度，以應(yīng)對網(wǎng)絡(luò)流量的爆炸式增長。
與此同時，業(yè)內(nèi)有消息稱，SiPH應(yīng)用市場將至少需要2-3年的時間才能起步，但臺積電憑借其對COUPE技術(shù)的儲備，有望在該領(lǐng)域搶占先機，特別是用于數(shù)據(jù)中心的SiPH網(wǎng)絡(luò)芯片，而微軟和谷歌都在關(guān)注采用SiPHASIC作為他們的數(shù)據(jù)中心芯片。
利用巨頭資源加強封裝領(lǐng)域布局
早在2012年，已經(jīng)成為晶圓代工龍頭企業(yè)的臺積電便已開啟了在封裝領(lǐng)域的布局。“臺積電開發(fā)封裝技術(shù)，不是單打獨斗，而是積極與其他芯片廠商擴大合作?！敝麡I(yè)內(nèi)專家莫大康說道。
莫大康介紹，早在2012年3月，臺積電便開始與全球FPGA大廠Altera公司合作先進封裝技術(shù)。采用臺積電的CoWoS整合生產(chǎn)技術(shù)，二者共同開發(fā)出了全球首顆能夠整合多個芯片的三維集成電路（異質(zhì)集成Heterogeneous3DIC）測試芯片，此項創(chuàng)新技術(shù)可將模擬、邏輯及內(nèi)存等各種不同芯片堆棧于單一芯片上，可協(xié)助半導(dǎo)體產(chǎn)業(yè)超越摩爾定律的發(fā)展。
據(jù)了解，CoWoS也成為了臺積電吸引高性能計算客戶的有力武器，其衍生版本被應(yīng)用于英偉達Pascal、Volta系列，AMDVega，英特爾SpringCrest等芯片產(chǎn)品。此后，臺積電再次與國際EDA龍頭企業(yè)Cadence進行合作，共同開發(fā)出InFO封裝技術(shù)。據(jù)了解，InFO與一般封裝技術(shù)最大的不同在于，以往的封裝采用小型印刷電路板制程，InFO則已完全采用芯片制程，是封裝技術(shù)發(fā)展上的重大突破，且InFO還能使芯片更小、更薄。因此，該項技術(shù)一出現(xiàn)便廣受好評，當(dāng)年蘋果的iPhone7、iPhone7Plus處理器，便采用的是InFO封裝技術(shù)。
據(jù)悉，此次臺積電將新發(fā)布的COUPE封裝技術(shù)來自于臺積電的3DFabric技術(shù)平臺的整合創(chuàng)新，該平臺是將SoIC、InFO、CoWoS等3DIC平臺整合在一起所成，而該技術(shù)平臺也是臺積電與多家合作伙伴合作，共同創(chuàng)新的成果結(jié)晶。
打造“制造為主，封測為輔”的商業(yè)模式
早已穩(wěn)坐晶圓代工第一寶座的臺積電，為何如此頻繁布局封裝產(chǎn)業(yè)？
不僅僅是臺積電，國際晶圓代工巨頭三星、英特爾，也紛紛開啟在封裝產(chǎn)業(yè)的積極布局。前不久，三星宣布，其下一代2.5D封裝技術(shù)Interposer-Cube4（I-Cube4）已完成開發(fā)，該技術(shù)將助力三星在高性能計算領(lǐng)域搶先占領(lǐng)高地。而英特爾，也在近期召開的制程工藝和封裝技術(shù)線上發(fā)布會中，接連介紹了四點封裝發(fā)展路線，分別是EMIB技術(shù)、Foveros技術(shù)、FoverosOmni技術(shù)以及FoverosDirect技術(shù)，并將先進封裝技術(shù)視為2025年之前重返產(chǎn)業(yè)巔峰的重要賽道之一。
據(jù)了解，這是由兩點原因造成，其一，隨著后摩爾時代的來臨，芯片先進工藝制造面臨越來越多的挑戰(zhàn)。然而，如今的先進封裝技術(shù)，能夠有效解決在芯片先進制造工藝中所面臨的諸多挑戰(zhàn)。據(jù)了解，先進封裝是在不要求提升芯片制程的情況下，實現(xiàn)芯片的高密度集成、體積的微型化，并降低成本，符合高端芯片向尺寸更小、性能更高、功耗更低演進的趨勢。
其二，全球智能手機市場已連續(xù)數(shù)年規(guī)模下降，導(dǎo)致市場對于先進工藝的需求有所減緩。雖然分析機構(gòu)Omdia數(shù)據(jù)顯示，2021年上半年全球智能手機出貨量同比增長17.4%，但事實上市場出貨量尚不及2019年同期水平。業(yè)內(nèi)專家表示，智能手機市場仍未恢復(fù)到疫情前水平，2021年上半年的市場表現(xiàn)實際上低于預(yù)期。而智能手機等電子設(shè)備是拉動先進工藝市場增長的關(guān)鍵領(lǐng)域，智能手機市場規(guī)模的下降，對先進工藝的市場需求也會降低。
與此同時，如自動駕駛，物聯(lián)網(wǎng)，AI等新興領(lǐng)域尚在培育之中，莫大康表示，此類新興領(lǐng)域的訂單往往釆用非先進工藝制程，而且相對分散，因此也造成了幾年前全球代工銷售額的增長放緩甚至在2019年有所下降的情況。
因此，臺積電開始通過先進封裝技術(shù)，來不斷拓展自己的版圖，此次臺積電便是將用COUPE封裝技術(shù)，來搶占數(shù)據(jù)中心芯片的市場先機。
然而，在先進工藝方面，臺積電也從未懈怠，依舊大規(guī)模擴張投資，領(lǐng)先全球。據(jù)了解，2021年臺積電的資本支出由原本250億至280億美元提升到300億美元。300億元資本支出中，預(yù)計80%用于先進制程的研發(fā)。
集邦咨詢分析師王尊民表示，臺積電進軍封測領(lǐng)域的其中一個原因，也是希望能延伸自己的先進制程技術(shù)，通過制造高階CPU、GPU、FPGA芯片，并提供相應(yīng)的封測流程，提供完整的“制造+封測”解決方案。雖然晶圓廠需額外支出封測等研發(fā)費用，但此方案卻能有效吸引高階芯片設(shè)計公司下單，實現(xiàn)“制造為主，封測為輔”的商業(yè)模式。
可見，在先進封裝以及先進制程中，臺積電時刻保持“兩手抓”的狀態(tài)，以確保自己在晶圓代工的霸主地位上，穩(wěn)坐泰山。
|
|
